# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

56-132588

(43) Date of publication of application: 16.10.1981

(51)Int.CI.

3/00 GO4G

**HO3B** 5/32

(21)Application number : 55-036448

(71)Applicant: CITIZEN WATCH CO LTD

(22)Date of filing:

22.03.1980


(72)Inventor: NISHIKUBO YASUHIKO

## (54) CRYSTAL OSCILLATION TYPE ELECTRONIC WATCH

### (57) Abstract:

PURPOSE: To improve humidity resistance of a watch circuit containing IC chips while facilitating DC measurement by constructing an input circuit of an amplification invertor at an oscillator section on the same chip with MOS capacitances and high resistances connected in parallel.

CONSTITUTION: A capacitor 14 comprising a semiconductor MOS capacitance and a high resistance 15 of  $100M\Omega$  or more are connected in parallel between an amplification invertor comprising MOSTs 17 and 18 on oscillation input terminal 100 for DC-blocking. Therefore, though a deflection occurs in the potential direction VDD or VSS at a terminal 100 with a lower impedance down to a few  $M\Omega$  due to humidity or the like. the resistance 15 reduces possible potential change in DC or an AC signal of a crystal oscillator 12 is transmitted to the inverter through the capacitor 14. This prevents the halting of the oscillation associated with humidity change or fixes the gate potential of a CMOST thereby facilitating DC measurement.



### **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's

decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

## ⑩ 日本国特許庁 (JP)

①特許出願公開

# <sup>®</sup> 公開特許公報(A)

昭56—132588

DInt. Cl.3 G 04 G 3/00 H 03 B 5/32

識別記号

庁内整理番号 7408-2F 7928-5 J

砂公開 昭和56年(1981)10月16日

発明の数 1 審査請求 未請求

(全 3 頁)

**匈水晶発振式電子時計** 

昭55-36448

②特 ②出

昭55(1980) 3 月22日

の発 明

西久保靖彦

所沢市大字下宮字武野840シチ

ズン時計株式会社技術研究所内

⑪出 願 人 シチズン時計株式会社

東京都新宿区西新宿2丁目1番

1号

個代 理 人 弁理士 金山敏彦

1. 発明の名称

水晶発掘式電子時計

### 2.特許請求の範囲

(1) 水晶振動子等を時間基準源とし、酸塩動子の 周級数を時刻表示装置まで分周する手段を有する コンプリメンタリーMOSトランジスタの論理回 路を用いた水晶発掘式電子時計において、前配水 晶発振式電子時計に設けた集積回路の同一チップ 上で、発掘部は帰かん抵抗と増幅インパーターを 有し酸増巾インパーターへの入力がHUS容単と 100 M Ω以上のポリシリコン抵抗の拡列接続よ りなることを特徴とする水晶発掘式電子時計。

### 3. 発明の詳細な説明

本発明は水晶振動子等を時間基準源とし、認振 動子の周波数を時期表示装置まで分周する手段を 有するコンプリメンタリーMOSトランジスタ (以下CMOSTと略す)の論理回路を用いた水 晶発版式電子時間において、何一チップ上で、発 版 彫の 増幅 インパーターの入力を、 M O S 容 量と

高抵抗の並列接続より構成することによって、1 C チップを含む時計回路の耐湿性を向上し、且つ 側定を容易にすることを目的としている。

従来より用いられている水晶発振式電子時間の プロツクダイアグラムは、第1凶に示す如く、発 抵制1、分周部2、表示脱勤部3、時刻表示装值 4 よりなつており、さらに発掘那1を第2図に詳 細に示じた。11は出力コンデンサー、12は水 晶振動子、1 3 は入力コンデンサー、1 7 は N チ ヤネルMOSトランジスタ(以下MOSトランジ スタをMOSTと略すり、18はPチャネルMO STで11と18より増幅インパーターとなり、 16は帰かん抵抗、19は安定化抵抗、101は 1 C 6 への発振出力端子、1 U U は 1 C 6 からの 発版入力端子、 5 は超地で高電位側が VDD 、 低電 位側がVSSである。さらに点線もに出まれた領域 が同一1Cチップとなつている。従来の発振部で の方式では、例えば個度によつて106の発振の 入力帽子100と VDD 間が帰かん抵抗16亿比較 して非常に低インピーダンスになるとHOST

#### 特開昭56-132588(2)

して、発展を停止させてしまつた。しかし本発明 は発展特徴のため交流的には半導体NOS容量に よるコンデンサー14により、追旋的にはポリシ リコン高抵抗15(100M以上)によつて、増 幅インバーターとIC発掘入力増子100との間 が結合されている。したがつて端子100が促皮 などによつて、数ΗΩの低インピーダンスになつ てVDD あるいは VSS 単位よりになつたとしても、 値旋的には高抵抗15によつてのみ接続され、熔 かん抵抗16とのインピーダンス分割により、そ の単位の影響は非常に小さく軽減されてインバー ターのバイアス点にはぼ変化を及ぼさない。そし て水晶振動子12の交流的な出力信号は、コンデ ンサー4により増幅インバーター入力に放長なし に伝達されるため、発掘は湿度などによる循係パ イアス変化の結果として生じる発振停止を、 回路 話板などの防湿処理をすることなしにも実現でき る。もちろんICチップ自身は歯脂などによって モールドされていることが前提条件ではある。上 記説明によれば、コンデンサ14のみで射像性は

(4

ンを知ることができず、問題を生じていた。本発 明では、値能的には、高抵抗15によつて、増幅 インパーターの入力は端子100に結合されてい る。したがつて従来の勇2凶と同様に端子100 をVDD あるいは VSS にすることによつて、CM U STのゲートを固定することができ、直旋的にも 剛定可能となつた。上記説明したように、耐湿性 も向上させ、且つ側定上、従来と同様に不都合を 生じない本発明の方式は非常に有意義である。ま たこのときの高抵抗15は、100MR以上の低 抗が設求されるため(畑かん抵抗に比較して十分 大きいということ)、一般のHOST構造では面 横が大きくなつて実現できない。したがつて本発 明では、制御性の面からも使れているイオン注入 によるポリシリコン抵抗を用いている。例えばシ ート抵抗が10μΩのものを用いれば、面積的に は、100MA程度ならはとんど無視できる程度 にすることができる。勇4凶にイオン住入ドーズ 世とシート抵抗の実剛データを示したが、頭4凶 のグラフからも判明するように、ポリシリコン抵

1 7 と 1 8 による増幅インパーターの倫かん抵抗
1 6 が VDD に短絡することになりパイアス点が移動して発掘を持続するグインが待られなくなつて発掘を停止し、結局虚度に弱い回路となつていた。特に近年、消費電力の減少とともに、その影響を受けやすく、回路越板などの防虚処理によって、その対策としていた。本発明は上記欠点を除去したもので、側定上、何ら不能合を与えることなく、耐湿性を向上したものである。

本発明の発展部を選る図に示した。 M U S T 1 2 1 8 からなる増幅インバーターと I C 6 の 発展入力端子 1 U 0 との間には、値能阻止のためのコンデンサー 1 4 と 1 0 U M A 以上の高低抗 1 5 が延列に接続されている。第3図によつて、なぜ耐湿性が向上しているかを説明する。 従来は、健康などにより、 I C 発振入力端子 1 U U が V DD あるいは V S S になってしまい、 増か ル は 版に V DD あるいは V S S になってしまい、 増か ル は 飲 だ Y DD あるいは V S S になって、

(3)

向上し、高抵抗15は必要ないと思われるが並列 **に抵抗15を付加していることが本発明のもうひ** とつの特良となつている。それはもし高抵抗15 が無いとしても、耐湿性には同様な効果を期待で きるのだが、IC柳定の鍛点から考えると、IC 端子100を直流的に VDO あるいは VSS に短絡し ても高抵抗15がなく、コンデンサー14のみだ と増幅インバーターの入力は直旋的に端子100 とはきりはなされているためオープンになつたま まで、CMOSTでの増幅インバーターには電阻 が催れてしまい、評価上特にリーク側定の点で非 常に不都合となる。10側定でのリーク電流側定 はCMOSTのすべてのゲートをVDU あるいは Vss に固定しなければならない。ところがもしコ ンデンサー14のみでは、坩幅インパーターの入 力低圧を固定できないため、ICに数百mA のり ーク電弧が生じてしまい、 設ェA のリークを測定 しなければならない現状では非常に不都合であり、 且つ暗幅インパーターの遊移電流が側定できない ため実際の発展に必要な歯幅インパーターのゲイ


抗によればほぼ任意の高抵抗値を得ることができる。また従来は、帰かル抵抗16は、MUST構造によつていたが、上配高抵抗15と同一工程で帰かル抵抗6をポリシリコン抵抗にすることにより、帰かル抵抗の面低を従来の1/10程度に小さくすることもできる。帰かル抵抗16の特性は、そのことによつて選圧によらない一定値となり、発振特性上からも好結果をもたらす。

#### 4. 凶面の簡単な説明

第1図は水晶発展式電子時計のプロックダイアグラム、第2図は従来の水晶発展式電子時計の発展部を示す回路図、第3図は本発明の水晶発展式 電子時計の発展部を示す回路図、第4図はイオン 住入ドーズ堆とシート抵抗値の実側データの特性 図である。

1 … 発 坂 心 、 2 … 分 樹 部 、 3 … 殺 示 駅 動 部 、
 4 … 時 刻 表 示 装 直 、 5 … 恒 心 、 6 … 1 C チ ップ。

(7)



第 4 図

